



一、 功能特点：

- ✧ 高精度度，支持50Hz/60Hz的市电要求，在500 : 1的动态范围内误差小于0.1%
- ✧ CF用于仪表校验简单方便快捷
- ✧ F1，F2可以直接驱动计数器，显示电能
- ✧ 逻辑输出引脚REVP能指示负功率或错线
- ✧ 片内带有防潜动功能（空载阈值）
- ✧ 片内基准电压 2.5 ± 5%（温度系数典型值 40ppm/°C）
- ✧ 低功耗（典型值 15mW）
- ✧ 低成本 CMOS 工艺

二、 原理框图



三、 管脚定义



四、管脚功能

| 引脚号 | 符号 | 说 明 |
|-----|-----------------------|---|
| 1 | DV _{DD} | 数字电源引脚,该引脚提供 TM7755S 数字电路的电源,正常工作电源电压应保持在 $5V \pm 5\%$,该引脚应使用 $10 \mu F$ 电容并联 $100nF$ 瓷介电容进行去耦。 |
| 2,3 | VIP, VIN | 通道 1 (电流通道) 的正、负模拟输入引脚。完全差动输入引脚。完全差动输入方式,正常工作最大信号电平为 $\pm 470mV$ 。通道 1 有一个 PGA,其增益选择见表 。这两个引脚相对于 AGND 的最大信号电平为 \pm 。两个引脚内部都有 ESD 保护电路,这两个引脚能承受 $\pm 6V$ 的过电压,而不造成永久性损坏。 |
| 4,5 | V2N, V2P | 通道 2 (电压通道) 的正、负模拟输入引脚。完全差动输入方式,正常工作量大输入电压为 $\pm 660mV$,相对于 AGND 的最大信号电平为 \pm 。两个引脚内部都有 ESD 保护电路,这两个引脚能承受 $\pm 6V$ 的过电压,而不造成永久性损坏。 |
| 6 | RESET | 复位引脚。当为低电平时,ADC 和数字电路保持复位状态,在 RESET 的下降沿,清除 TM7755S 内部寄存器。 |
| 7 | REF _{IN/OUT} | 基准电压的输入、输出引脚。片内基准电压标称值为 $2.5V \pm 8\%$,典型温度系数为 $40ppm/$ 。外部基准源可以直接连接该引脚上。无论用内部还是外部基准源,该引脚都应使用 $2.2 \mu F$ 钽电容和 $100nF$ 瓷介电容对 AGND 进行去耦。 |
| 8 | AGND | 这是 TM7755S 模拟电路 (即 ADC 和基准源) 的接地参考点,该引脚应连接到印刷电路板的模拟接地面。模拟接地面是所有模拟电路的接地参考点,如抗混叠滤波器、电流和电压传感器等。为了有效地抑制噪声,模拟接地面与数字接地面只应有一点连接。星形接地方法有助于使数字电流噪声远离模拟电路。 |
| 9 | SET | 校验频率选择。该引脚的逻辑输入高电平确定 CF 引脚的输出频率 |
| 10 | CLKIN | 外部时钟可从该引脚接入,也可把一个石英晶体接在 CLKIN 和 CLKOUT 之间,为 TM7755S 提供时钟源,规定时钟频率为 $3.579545 MHz$ 。作为石英晶体负载的 $33pF$ 瓷介电容应和振荡器门电路连接。 |
| 11 | CLKOUT | 如上所述,可把一个石英晶体接在 CLKIN 和 CLKOUT 之间,为 TM7755S 提供一个时钟源。当 CLKIN 上接有外时钟 CLKOUT 引脚能驱动一个 CMOS 负载。 |
| 12 | REVP | 当检测到负功率时,即电压和电流信号的相位差大于 90° 时,该引脚输出逻辑高电平。该输出没有被锁存,当再次检测到正功率时,该引脚的输出复位。该输出的逻辑状态随 CF 输出脉冲同时变化。 |

| | | |
|--------|--------|--|
| 13 | DGND | 这是 TM7755S 数字电路 (即乘法器、滤波器和数字频率转换器) 的接地参考点。该引脚应连接到印刷电路板的数字接地, 数字接地是所有数字电路 (如机械或数字计度器、微控制器和 LED/LCD 显示器) 的接地参考点。为了有效地抑制噪声, 模拟接地面与数字接地面只应有一点连接, 如星形接触地。 |
| 14 | CF | 频率校验输出引脚。其输出频率反映瞬时有功率的大小, 常用于仪表校验。CF 输出频率见表 3, 表 4 |
| 15, 16 | F2, F1 | 低频率逻辑输出引脚, 其输出频率反映平均有功功率的大小。这两个逻辑输出可以直接驱动机电式计度器或两相步进电机。 |

表 1 通道 1 的增益选择

| SET | 增益 | 最大差动信号 |
|-----|----|---------|
| 1 | 16 | ± 30 mV |

表 2 F₁₋₄ 的频率选择 (CLKIN=3.579545 MHz)

| SET | F ₁₋₄ (Hz) | 分频系数 |
|-----|-----------------------|-----------------|
| 1 | 6.8 | 2 ¹⁹ |

表 3 CF 的最高输出频率 (交流信号)

| SET | F ₁₋₄ (Hz) | CF 的最高输出频率 (Hz) |
|-----|-----------------------|---|
| 1 | 6.8 | 16 F ₁ , F ₂ =21.76 |

用户可以从表 2 给出的 4 个频率中选择一个, 这个频率决定了 F1 和 F2 的最高输出频率。F1 和 F2 的输出用来驱动电能寄存器 (机电式或其它形式)。这 4 个可选的频率是针对仪表常数为 100imp/kWhr (即每千瓦小时对应 100 个计数脉冲), 最大电流在 10A 到 120A 之间的情况优化设计的。表 4 给出了线路电压为 220V 情况下, 几种最大电流对应的输出频率 (仪表常数均为 100imp/kWhr)。

表 4 F1 和 F2 输出频率 (100imp/kWhr)


| 1 _{MAX} | F1 和 F2 (Hz) |
|------------------|--------------|
| 12.5A | 0.076 |
| 25A | 0.153 |
| 40A | 0.244 |
| 60A | 0.367 |
| 80A | 0.489 |
| 120A | 0.733 |

从表 5 可以看出交流输入的最高输出频率总是直流输入的一半。表 5 列出了所有可能的最高输出频率。

表 5 F1 和 F2 的最高输出频率

五、应用电路

下面以IB=5A表为例子给出原理图(如下)



六、 元件清单

| NUM | Part Type | Designator | NUM | Part Type | Designator |
|-----|------------|---------------------|-----|------------|------------|
| 1 | 0.1U | C4 | 21 | 250V/0.33U | C1 |
| 2 | 1.2K | R4 | 22 | 300K | R19 |
| 3 | 1K | R14,R17,R13,R16,R15 | 23 | 330K | R10,R9 |
| 4 | 2.2K | R3 | 24 | 470/3W | R12 |
| 5 | 2.2U | C9 | 25 | 470U/16V | C13 |
| 6 | 3.579545M | Y1 | 26 | 560 | R18 |
| 7 | 5.1K | R2 | 27 | 681 | R11 |
| 8 | 9.1K | R1 | 28 | C* | C2 |
| 9 | 16V/2200UF | C3 | 29 | CON2 | J7 |
| 10 | 18K | R5 | 30 | CON2 | J8 |
| 11 | 30P | C15 | 31 | I+ | J3 |
| 12 | 30P | C16 | 32 | I- | J4 |
| 13 | 33N | C8,C7,C6,C5 | 33 | IN4007 | D2,D1 |
| 14 | 39K | R6 | 34 | IN5993 | D3 |
| 15 | 75K | R7 | 35 | L | J1 |
| 16 | 100 | R21 | 36 | LED | D4 |
| 17 | 10U | C14 | 37 | N | J2 |
| 18 | 104 | C11,C10,C12 | 38 | OPTOISO1 | U1 |
| 19 | 150K | R8 | 39 | SW SPST | J6 |
| 20 | 200 | R20 | 40 | SW SPST | J5 |
| | | | 41 | TM7755SS | IC1 |

说明：

1. C2用于小信号的时候的相位补偿。此线路可增加用于小信号的线性补偿。
2. C9在0.1U-10UF选取，应该使用绝缘电阻大，漏电小的钽电容。
3. J3, J4 为电流信号输入端，J1, J2为市电输入端。

七、 电气参数





($AV_{DD}=DV_{DD}=5V \pm 5\%$, $AGND=DGND=0V$, 使用片内基准源, $CLKIN=3.58MHz$, 温度范围=-40 ~ +85)

| | 参数 | 尾标 A | 尾标 B | 单位 | 测试条件及注释 |
|-----------|-----------------------|-----------|-----------|---------|---|
| 精度 | 通道 1 的测量误差 1 | | | | 通道 2 为满度输入 ($\pm 660mV$), +25 动态范围 500:1 线路频率 45 ~ 65Hz |
| | G=16(G 为 PGA 的增益) | 0.1 | 0.1 | %读数 typ | |
| | 两个通道间的相位误差 1 | ± 0.1 | ± 0.1 | 度(°)max | |
| | V1 超前 37° (PF=0.8 容性) | ± 0.1 | ± 0.1 | 度(°)max | |
| | V1 滞后 60° (PF=0.5 感性) | ± 0.1 | ± 0.1 | 度(°)max | |
| | 交流电源抑制 | | | | |
| | 输出频率变化 (CF) | 0.2 | 0.2 | %读数 typ | V1=V2=100mV rms, 5 0Hz, AV_{DD} 加有 200mV rms, 100 Hz 纹波 |
| | 直流电源抑制 | | | | |
| | 输出频率变化 (CF) | ± 0.3 | ± 0.3 | %读数 typ | V1=V2=100mV rms $AV_{DD}=DV_{DD}=5V \pm 250mV$ |

| | | | | | |
|-------|-------------------------|------|------|----------|--|
| 模拟输入 | 最大信号电平 | ±1 | ±1 | Vmax | VIP, VIN, V2N 和 V2P 对 AGND 的电压 |
| | 直流输入阻抗 | 390 | 390 | k min | CLKIN=3.58MHz |
| | -3dB 带宽 | 14 | 14 | kHz typ | CLKIN/256 |
| | ADC 失调误差 | ±16 | ±16 | mV mnx | CLKIN=3.58MHz |
| | 增益误差 | ±4 | ±4 | %理想值 typ | 外基准源 2.5V, G=1 |
| | 增益匹配误差 | ±0.2 | ±0.2 | %理想值 typ | V1=470mVdc, V2-66 0mV dc 外基准源 2.5V |
| 基准输入 | REFIN/OUT 输入电压范围 | 2.7 | 2.7 | V max | 2.5V ± 8% |
| | | 2.3 | 2.3 | V min | 2.5V-8% |
| | 输入阻抗 | 3.2 | 3.2 | k min | |
| | 输入电容 | 10 | 10 | PFmax | |
| 片内基准源 | 基准电压误差 | ±200 | ±200 | mV max | 标准值 2.5V |
| | 温度系数 | 40 | 40 | ppm/ typ | |
| | | 80 | 80 | ppm/ max | |
| 输入 | 时钟输入频率 | 4 | 4 | MHz max | 注意: 所有指标 CLKIN 均为 3.58MHz |
| | | 1 | 1 | MHz min | |
| | SET | | | | |
| | 输入高电平, V _{INH} | 2.4 | 2.4 | V min | DV _{DD} =5V ± 5% |
| | 输入低电平, V _{INL} | 0.8 | 0.8 | V max | DV _{DD} =5V ± 5% |
| | 输入电流, I _{IN} | ±3 | ±3 | μAmax | 典型值 10nA, V _{IN} =0V 至 DV _{DD} |
| | 输入电容, C _{IN} | 10 | 10 | PFmax | |
| 输出 | F1 和 F2 | | | | |
| | 输出高电平, V _{OH} | 4.5 | 4.5 | V min | I _{SOURCE} =20mA, DV _{DD} =5V |
| | 输出低电平, V _{OL} | 0.5 | 0.5 | V max | I _{SINK} =40mA, DV _{DD} =5V |
| | CF 和 REVP | | | | |
| | 输出高电平, V _{OH} | 4 | 4 | V min | I _{SOURCE} =18mA, DV _{DD} =5V |
| | 输出低电平, V _{OL} | 0.5 | 0.5 | V max | I _{SINK} =40mA, DV _{DD} =5V |

八、封装:

| 标注 | 尺寸 | 最小 (mm) | 最大 (mm) | 标注 | 尺寸 | 最小 (mm) | 最大 (mm) |
|----|----|---------|---------|-----|----|---------|---------|
| A | | 9.9 | 10.10 | C4 | | 0.2TYP | |
| A1 | | 0.356 | 0.456 | D | | 1.05TYP | |
| A2 | | 1.27TYP | | D1 | | 0.40 | 0.70 |
| A3 | | 0.35TYP | | D2 | | 0.22 | 0.42 |
| B | | 5.84 | 6.24 | R1 | | 0.15TYP | |
| B1 | | 3.84 | 4.04 | R2 | | 0.15TYP | |
| B2 | | 5.0TYP | | θ 1 | | 8° TYP | |
| C | | 1.35 | 1.55 | θ 2 | | 8° TYP | |
| C1 | | 0.61 | 0.71 | θ 3 | | 4° TYP | |
| C2 | | 0.54 | 0.64 | θ 4 | | 15° TYP | |
| C3 | | 0.10 | 0.30 | | | | |



● All specs and applications shown above subject to change without prior notice.
(以上电路及规格仅供参考,如本公司进行修正,恕不另行通知。)